

**O Programa de Apoio ao Desenvolvimento Tecnológico da Indústria de
Semicondutores (PADIS)**

Microwind/DSCH - nMOS & pMOS
Nome: Gabriel Vieira da Silva Leite

RELATÓRIO – UNIDADE 4

10 / 09 / 2026

1 – Introdução

Os transistores MOSFET dos tipos nMOS e pMOS constituem os elementos básicos dos circuitos digitais modernos, sendo amplamente empregados na implementação de portas lógicas e sistemas integrados. Estes dispositivos atuam como chaves eletrônicas controladas por tensão, alternando entre os estados de condução e corte de acordo com o nível lógico aplicado ao terminal de gate. O comportamento complementar entre os transistores nMOS e pMOS é a base da tecnologia CMOS (Complementary Metal-Oxide-Semiconductor), amplamente utilizada devido ao seu baixo consumo de potência e elevada densidade de integração.

O estudo desses dispositivos permite compreender como a geometria do canal e as condições de polarização influenciam suas características elétricas e o desempenho dos circuitos. Além disso, a análise de arranjos em série e em paralelo possibilita a verificação prática dos princípios de funcionamento das portas lógicas implementadas com transistores MOS.

Para auxiliar no desenvolvimento e na validação dos projetos, são utilizados os softwares DSCH e Microwind. O DSCH é empregado na representação esquemática e na simulação lógica dos circuitos, permitindo analisar o comportamento funcional dos transistores e suas combinações. Já o Microwind possibilita a construção do layout físico dos dispositivos e a realização de simulações elétricas, permitindo investigar características como corrente de condução e os efeitos das dimensões geométricas sobre o desempenho dos transistores. Dessa forma, a integração entre as etapas de projeto lógico e físico proporciona uma compreensão mais completa do funcionamento dos circuitos integrados baseados em tecnologia CMOS.

2 - Objetivo

O presente trabalho tem como objetivo compreender o funcionamento dos transistores nMOS e pMOS como chaves eletrônicas em circuitos digitais, por meio da representação esquemática, construção do layout físico e realização de simulações lógicas e elétricas. Busca-se analisar os estados de condução e corte dos dispositivos, verificar o comportamento de arranjos em série e em paralelo e relacionar os resultados obtidos nas simulações com os conceitos teóricos estudados. Além disso, pretende-se investigar a influência das dimensões geométricas do canal, expressas pela razão W/L , sobre a corrente de condução e o desempenho dos dispositivos, integrando as etapas de projeto lógico e físico em tecnologia CMOS.

3 - Material e Software

Para a realização das atividades propostas foram utilizados os seguintes recursos: DSCH (Digital Schematic): software utilizado para a elaboração dos esquemáticos e para a simulação lógica dos transistores nMOS e pMOS, permitindo a análise das combinações de entrada e das formas de onda obtidas.

Microwind: ferramenta empregada na construção dos layouts físicos dos dispositivos CMOS e na execução das simulações elétricas, possibilitando a obtenção das curvas características e a análise dos efeitos da variação das dimensões W e L .

Material de apoio da disciplina (Unidade 04 – Capítulos 1, 2, 3 e 4): utilizado como referência teórica para a compreensão do funcionamento dos dispositivos e interpretação dos resultados obtidos.

4 - Resultados Experimentais

4.1 Simulação Lógica (DSCH)

Foram implementados no DSCH os esquemáticos de um transistor nMOS e de um transistor pMOS isolados, a fim de analisar o comportamento do canal de condução em função do nível lógico aplicado ao terminal de gate.




Figura 1: Simulação A.1 no DSCH: nMOS e pMOS

O transistor nMOS é ativado quando a tensão aplicada ao gate está em nível lógico alto (1). Nessa condição, forma-se um canal de condução entre o dreno (drain) e a fonte (source), permitindo a passagem de corrente elétrica. Quando o gate está em nível lógico baixo (0), o canal não é formado e o dispositivo permanece em corte, impedindo a condução.




Figura 2: Simulação no DSCH: nMOS em nível lógico alto (1) e baixo (0)

A Figura 2 apresenta a simulação de um transistor nMOS isolado no software DSCH para dois níveis lógicos aplicados ao terminal de gate. Na imagem à esquerda, observa-se que, para entrada em nível lógico baixo (0), o transistor permanece em corte, comportando-se como uma chave aberta. Nessa condição, não existe um caminho condutor entre source e drain, impedindo a circulação de corrente e mantendo a saída em nível lógico alto devido ao resistor conectado ao VDD.

Na imagem à direita, quando o sinal aplicado ao gate é alterado para nível lógico alto (1), ocorre a formação do canal de condução entre source e drain, fazendo com que o transistor entre em operação. O nMOS passa a atuar como uma chave fechada, permitindo a circulação de corrente e conectando a saída ao terra (GND), resultando em nível lógico baixo na saída. Esses resultados confirmam o comportamento característico do transistor nMOS, que conduz somente quando o terminal de gate recebe nível lógico alto. Esse princípio é fundamental para a implementação de circuitos digitais em tecnologia CMOS.

Enquanto o transistor pMOS apresenta comportamento complementar ao nMOS. Quando o terminal de gate está em nível lógico baixo (0), ocorre a formação do canal de condução entre source e drain, permitindo a passagem de corrente. Quando o gate recebe nível lógico alto (1), o canal é interrompido e o dispositivo entra em corte.




Figura 3: Simulação DSCH: pMOS em nível lógico alto (1) e baixo (0)

A Figura 3 apresenta a simulação de um transistor pMOS isolado no software DSCH para diferentes níveis lógicos aplicados ao terminal de gate. Na imagem à esquerda, observa-se que, quando a entrada está em nível lógico baixo (0), o transistor entra em condução, comportando-se como uma chave fechada. Nessa condição, forma-se um canal entre source e drain, permitindo a passagem de corrente e conectando a saída ao VDD, resultando em nível lógico alto na saída.

Na imagem à direita, quando o sinal aplicado ao gate é alterado para nível lógico alto (1), o canal de condução é interrompido e o transistor entra em corte, comportando-se como uma chave aberta. Dessa forma, não há circulação de corrente entre source e drain, e a saída deixa de ser alimentada pelo VDD.

Os resultados obtidos confirmam o comportamento complementar do transistor pMOS em relação ao nMOS. Enquanto o nMOS conduz para entrada igual a 1, o pMOS conduz para entrada igual a 0. Essa característica é fundamental para a implementação da tecnologia CMOS, utilizada em circuitos digitais devido ao seu baixo consumo de potência e elevada eficiência.

4.2 - Arranjos pMOS em Série e em Paralelo

Foram conectados dois transistores pMOS em cascata, com entradas independentes A e B. Como um transistor pMOS conduz quando recebe nível lógico baixo (0), a corrente elétrica somente encontra um caminho contínuo entre a alimentação (VDD) e a saída quando ambos os dispositivos estão em condução.




Figura 4: Simulação no DSCH: 2 pMOS em cascata.

Assim, a condução ocorre exclusivamente para a combinação $A = 0$ e $B = 0$. Caso qualquer uma das entradas esteja em nível lógico alto (1), o respectivo transistor entra em corte, interrompendo o caminho de corrente e impedindo a condução.

Contudo, no arranjo em paralelo, os terminais source dos dois transistores pMOS foram conectados ao VDD e os terminais drain foram unidos na saída. Nessa configuração, basta que um dos transistores esteja em condução para que exista um caminho entre a alimentação e a saída.




Figura 5: Simulação no DSCH: 2 pMOS em série.

Como o pMOS conduz para nível lógico baixo, a condução ocorre sempre que $A = 0$ ou $B = 0$. Apenas quando ambas as entradas estão em nível lógico alto (1) os dois transistores permanecem em corte, interrompendo completamente a passagem de corrente.

4.3 - Tabelas-Verdade dos Arranjos pMOS

Na associação em série, ambos os transistores devem estar em condução para que exista um caminho entre a alimentação (VDD) e a saída. Como o pMOS conduz para nível lógico baixo (0), a condução só ocorre quando $A = 0$ e $B = 0$.

A	B	Estado do Canal de A	Estado do Canal de B	Condução
---	---	----------------------	----------------------	----------

0	0	Aberto (ligado)	Aberto (ligado)	Sim
0	1	Aberto (ligado)	Fechado (desligado)	Não
1	0	Fechado (desligado)	Aberto (ligado)	Não
1	1	Fechado (desligado)	Fechado (desligado)	Não

Tabela 1: Tabela verdade pMOS em série

Enquanto, na associação em paralelo, basta que um dos transistores esteja em condução para estabelecer uma conexão entre VDD e a saída. Assim, a condução ocorre sempre que $A = 0$ ou $B = 0$.

A	B	Estado do Canal de A	Estado do Canal de B	Condução
0	0	Aberto (ligado)	Aberto (ligado)	Sim
0	1	Aberto (ligado)	Fechado (desligado)	Sim
1	0	Fechado (desligado)	Aberto (ligado)	Sim
1	1	Fechado (desligado)	Fechado (desligado)	Não

Tabela 2: Tabela verdade pMOS em paralelo

5 - Layout Físico e Simulação Elétrica

5.1 - Construção de Layout

Após a validação dos esquemáticos no DSCH, foi realizada a implementação física dos transistores no software Microwind. O layout do transistor nMOS foi construído utilizando uma região de difusão do tipo n (n-diff), enquanto o transistor pMOS foi implementado com uma região de difusão do tipo p (p-diff). Em ambos os dispositivos, o terminal de gate foi formado por uma camada de polisilício (polysilicon) cruzando a região de difusão, originando o canal de condução.




Figura 6: Simulação Microwind: layout do transistor nMOS




Figura 7: Simulação Microwind: layout do transistor pMOS

As conexões elétricas entre os terminais foram realizadas por meio da camada Metal 1, sendo utilizados contatos e vias para interligar as diferentes camadas do circuito. A disposição dos elementos seguiu as regras de projeto da tecnologia CMOS empregada, garantindo a correta definição das regiões de source, drain e gate.

5.2 - Arranjos PMOS

Foram implementados no Microwind dois arranjos contendo transistores pMOS: uma associação em série e uma associação em paralelo. Na configuração em série, os dispositivos foram conectados compartilhando um nó intermediário entre o dreno de um transistor e a fonte do outro, reduzindo a área ocupada e mantendo a continuidade elétrica entre os componentes. Já na configuração em paralelo, os dois transistores foram posicionados lado a lado, com os terminais source conectados ao VDD e os terminais drain interligados na saída.

Durante a construção dos layouts, foram respeitadas as regras de projeto da tecnologia CMOS utilizadas pelo Microwind, incluindo as larguras mínimas das regiões de difusão e de polissilício, bem como os espaçamentos mínimos entre difusões, portas e interconexões metálicas. Essas restrições são fundamentais para assegurar a correta fabricação e funcionamento dos dispositivos.

Foram realizadas simulações dos arranjos contendo transistores pMOS em série e em paralelo, com o objetivo de analisar a corrente de dreno (I_D) e a tensão de saída (V_{out}) para as

diferentes combinações lógicas das entradas A e B (00, 01, 10 e 11). Os resultados obtidos foram comparados com as simulações lógicas realizadas anteriormente no software DSCH.




Figura 8: Simulação Microwind: layout de 2 transistores pMOS em paralelo

No arranjo em paralelo, verificou-se que a condução ocorre sempre que pelo menos uma das entradas está em nível lógico baixo. Assim, para as combinações 00, 01 e 10, existe pelo menos um caminho entre VDD e a saída, permitindo a circulação de corrente e mantendo a saída em nível lógico alto. Apenas para a combinação 11, que ocorre entre 7 a 8 ns, ambos os transistores permanecem em corte, fazendo com que a corrente seja praticamente nula e eliminando a conexão da saída com a alimentação.




Figura 9: Simulação Microwind: layout de 2 transistores pMOS em série

No arranjo em série, observou-se que a condução ocorre apenas quando ambas as entradas estão em nível lógico baixo ($A = 0$ e $B = 0$), também entre 7 a 8 ns. Nessa condição, os dois transistores permanecem ligados, estabelecendo um caminho contínuo entre VDD e a saída, resultando em corrente de dreno diferente de zero e tensão de saída em nível alto. Para as combinações 01, 10 e 11, pelo menos um dos transistores encontra-se em corte, interrompendo o caminho de corrente e impedindo a condução.

As formas de onda de ID e Vout obtidas nas simulações confirmaram os resultados observados no DSCH, evidenciando que o arranjo pMOS em série conduz exclusivamente para a combinação 00, enquanto o arranjo em paralelo conduz para as combinações 00, 01 e 10. Dessa

forma, verificou-se a concordância entre a representação esquemática e a implementação física dos circuitos, comprovando o comportamento esperado dos transistores pMOS em diferentes configurações.

6 - Exploração de Parâmetros (W/L)

Com o objetivo de analisar a influência das dimensões do transistor sobre seu desempenho elétrico, foram realizadas simulações utilizando um transistor nMOS, variando-se a largura (W) e o comprimento (L) das regiões de difusão e do gate de polisilício. Essas dimensões determinam a razão W/L, parâmetro diretamente relacionado à capacidade de condução do dispositivo.

Inicialmente, foi avaliado o efeito da largura do canal (W). Observou-se que o aumento da largura de $2\mu\text{m}$ para $4\mu\text{m}$ em um transistor com comprimento de $0.4\mu\text{m}$ resulta em um maior número de portadores disponíveis para a condução, permitindo a passagem de uma corrente de dreno mais elevada. Dessa forma, transistores com maior largura apresentam menor resistência equivalente e dobro da capacidade de corrente. Pode-se verificar nas figuras 10 e 11, que no primeiro transistor, com largura de canal de $2\mu\text{m}$ houve uma corrente de 1 mA, enquanto no transistor seguinte, que teve a largura de canal aumentada para $4\mu\text{m}$, ocorreu que a corrente dobrou também, para 2 mA.




Figura 10: Simulação Microwind: layout do transistor nMOS (W= $2\mu\text{m}$ e L= $0.4\mu\text{m}$)




Figura 10: Simulação Microwind: layout do transistor nMOS ($W=4\mu\text{m}$ e $L=0.4\mu\text{m}$)

Em seguida, analisou-se a influência do comprimento do canal (L). Verificou-se que o aumento desse parâmetro provoca uma redução da corrente de dreno, uma vez que os portadores precisam percorrer uma distância maior entre source e drain. Consequentemente, o dispositivo apresenta maior resistência e menor capacidade de condução resultando em uma corrente de 1.2mA.




Figura 11: Simulação Microwind: layout do transistor nMOS ($W=4\mu\text{m}$ e $L=1\mu\text{m}$)

Os resultados das simulações evidenciaram que a corrente que atravessa o canal é proporcional à razão W/L . Assim, valores elevados de W/L proporcionam maiores correntes de condução, enquanto valores menores reduzem a corrente disponível no dispositivo. Esse comportamento está de acordo com a teoria dos transistores MOS e demonstra a importância do dimensionamento geométrico na otimização do desempenho dos circuitos integrados.

7- Conclusões

A realização desta atividade permitiu compreender o funcionamento dos transistores nMOS e pMOS como chaves eletrônicas fundamentais em circuitos digitais. Por meio das simulações realizadas no DSCH, foi possível verificar os estados de condução e corte dos dispositivos isolados e analisar o comportamento dos arranjos pMOS em série e em paralelo, confirmando as tabelas-verdade previstas pela teoria.

A implementação dos layouts físicos no Microwind proporcionou uma visão mais aprofundada da estrutura dos transistores, evidenciando a importância das diferentes camadas de difusão, polisilício, contatos e interconexões metálicas na fabricação de circuitos integrados. Além disso, observou-se a correspondência entre os resultados obtidos nas simulações lógicas e a implementação física dos dispositivos.

A análise da geometria do canal permitiu verificar a influência da razão W/L sobre o desempenho elétrico do transistor. Constatou-se que o aumento da largura do canal favorece a condução de corrente, enquanto o aumento do comprimento reduz a capacidade de condução, demonstrando a importância do dimensionamento adequado dos dispositivos para a obtenção das características desejadas.

De maneira geral, a integração entre a simulação lógica realizada no DSCH e a construção física no Microwind mostrou-se essencial para a compreensão do fluxo de desenvolvimento de circuitos CMOS. Os resultados obtidos permitiram relacionar os conceitos teóricos com sua implementação prática, contribuindo para uma melhor compreensão do projeto e da operação dos dispositivos MOS em sistemas digitais.

6-Referências Bibliográficas

Material da disciplina – Unidade 04, Capítulos 1, 2, 3 e 4 e aulas no Homero.

SEDRA, A. S.; SMITH, K. C. *Microelectronic Circuits*. Oxford University Press.